

一种高精度宽带可编程增益放大器设计

谢 伟, 卫宝跃, 张海英

(中国科学院微电子研究所 射频集成电路实验室, 北京 100029)

摘 要: 基于 SMIC 180 nm 混合信号 CMOS 工艺, 1.8 V 电源电压供电, 设计了一种应用于射频前端芯片的高精度宽带全差分可编程增益放大器(PGA). 该 PGA 采用四级级联结构, 且带有直流失调校准电路和可驱动 50 Ω 电阻负载的超级源跟随器. 流片测试结果表明, 该 PGA 性能良好, 由六位数字控制字实现 0~50 dB 增益范围变化, 1 dB 步进, 步长误差小于 0.2 dB, 1 dB 带宽大于 75 MHz, 3 dB 带宽大于 110 MHz, 放大电路部分消耗 9 mA 电流, 输出 buffer 电路部分消耗 8 mA 电流, 芯片有效面积为 518 $\mu\text{m} \times 406 \mu\text{m}$.

关键词: 可编程增益放大器; 直流失调校准; 超级源跟随器; 数字控制

中图分类号: TN722.1

文献标识码: A

文章编号: 1000-7180(2013)10-0110-04

A Wideband Programmable Gain Amplifier with High Accuracy

XIE Yi, WEI Bao-yue, ZHANG Hai-ying

(Department of RFIC, Institute of Microelectronics, The Chinese Academy of Sciences, Beijing 100029, China)

Abstract: A wideband fully differential programmable gain amplifier (PGA) was designed for RF chip with high accuracy which was implemented in SMIC 180 nm 1.8 V CMOS process. The PGA was composed of four serial stages with DC offset cancellation circuit and super-source-follower. Measurement results showed that the PGA performed properly. It was controlled by a digital signal of six bits to realize a dynamic gain of 0 to 50 dB by 1dB step with a gain error less than 0.2 dB, the 1dB bandwidth up to 75 MHz and the 3 dB bandwidth up to 110 MHz. The amplifiers consumed less than 9 mA of power and the super-source-follower consumed less than 8mA of power, which the circuit occupied a chip area of 518 $\mu\text{m} \times 406 \mu\text{m}$.

Key words: programmable gain amplifier; DC offset cancellation; super-source-follower; digital control

1 引言

在通信信号传输过程中, 由于信号的多径衰落及各种噪声的干扰, 使得接收信号强度不确定, 信号时强时弱, 因此接收机通常都需要一个自动增益控制电路(AGC)^[1]. 作为其重要组成部分的可编程增益放大器(PGA), 可根据输入信号的大小, 通过反馈回来的控制字调节增益, 使输出功率相对稳定, 从而在接收机信号极强或极弱时, 避免饱和或淹没在噪声中. 为了使 AGC 有稳定的增益响应时间, PGA 需要具有 dB 线性特点, 即增益大小随控制电压成指数关系. PGA 广泛应用于无线通信和收发系统中, 以及电视调谐器、医疗电子等方面.

目前国内外 PGA 的研究主要是基于 CMOS 工艺, 在低压低功耗、高线性度、宽增益动态范围、低失调等方面展开了大量研究. 本文设计的 PGA 采用 SMIC 180 nm 混合信号 CMOS 工艺, 增益由级联的三个可变增益放大器实现. 为了解决直流失调问题, 引入了直流失调校准电路(DCOC). 此外, 为了驱动 50 Ω 电阻负载, 在它的输出端加入了一个超级源跟随器(super-source-follower)来提升输出驱动的性能.

2 可编程增益放大器原理分析与设计

2.1 系统结构设计

本文设计的可编程增益放大器总体结构如图 1 所示^[2], 采用三级可变增益放大器级联的形式, 由两

收稿日期: 2012-11-29; 修回日期: 2013-01-18

基金项目: 北京市科技计划项目(Z111100054111004); 国家科技重大专项(面向 RoF 等新型组网技术的射频器件与模块)

个粗调可变增益级、一个细调可变增益级、一个输出 buffer 和一个直流校准电路组成。粗调级 A 由两个粗调运放级联而成,实现 0 dB 或 30 dB 增益调节,由控制字 C_5 控制;粗调级 B 由一个粗调运放构成,实现 0 dB 或 15 dB 增益调节,由控制字 C_4 控制;细调级由一个细调运放构成,实现 0~15 dB,增益步长 1 dB 步进调节,由控制字 C_3 、 C_2 、 C_1 和 C_0 控制。




图1 可编程增益放大器总体结构

基于对偶次谐波的抑制和提高线性度的考虑,PGA 电路采用差分结构。为克服差分增益电路中的直流失调,加入了直流失调校准电路(DCOC)。为了驱动小的片外负载,在 PGA 的输出端加入了超级跟随器。

假定该 PGA 由 n 个相同的可变增益级级联得到,每个单独的可变增益级带宽为 BW ,则由 n 个可变增益级级联后的带宽变为

$$BW_{\text{cascade}} = BW \sqrt[n]{2-1} \quad (1)$$

由式(1)可知,该 PGA 如果 -1 dB 带宽要达到 50 MHz,并留有一定余量,则每一个可变增益级的 -1 dB 带宽都应设计在 200 MHz 以上。

2.2 PGA 中可变增益级设计

可变增益级是编程增益放大器的核心单元,它的优劣直接决定了 PGA 的性能。本设计中 PGA 的可变增益级就是采用如图 2 所示电路结构^[3-4]。左边虚线框中电路是可变增益级电路,它由差分输入对管和二极管连接负载组成,右边虚线框中电路是其共模反馈电路。该可变增益级结构的差动输出点为高阻抗点,共模反馈电路可以稳定输出的直流偏置点。采用这种结构的好处在于可以每 1 dB 线性的去调谐电路。

很容易得出该可变增益级的增益为差分输入对管 M1、M2 的跨导和二极管连接 M3、M4 负载的乘积:

$$\begin{aligned} A_v &= g_{m1,2} \times \frac{1}{g_{m3,4}} \\ &= \sqrt{2\mu_n C_{ox} (W/L)_{1,2} I_a} \times \frac{1}{\sqrt{2\mu_n C_{ox} (W/L)_{3,4} I_b}} \end{aligned}$$




图2 可变增益级电路结构

$$= \sqrt{(W/L)_{1,2} I_a} / \sqrt{(W/L)_{3,4} I_b} \quad (2)$$

由式(2)可知,通过调节尾电流 I_a 和 I_b 可以实现增益的变化。若使两者同时向相反方向变化可以实现大范围的增益控制。本文设计的 PGA 就是应用此原理,利用两路尾电流的不同变化构造一个指数函数变化电路,使其增益与控制信号成 dB 线性关系。对于细调可变增益级,可以把图 2 可变增益级电路部分复制四份,并把它们并联起来,其电流关系满足:

$$I_a = I_{a0} (C_0 + 2C_1 + 4C_2 + 8C_3 + k) \quad (3)$$

$$I_b = I_{b0} (\overline{C_0} + 2\overline{C_1} + 4\overline{C_2} + 8\overline{C_3} + k) \quad (4)$$

其管子宽长比关系满足:

$$(W/L)_{1,2} = (W/L)_{\text{input}} (C_0 + 2C_1 + 4C_2 + 8C_3 + k) \quad (5)$$

$$(W/L)_{3,4} = (W/L)_{\text{load}} (\overline{C_0} + 2\overline{C_1} + 4\overline{C_2} + 8\overline{C_3} + k) \quad (6)$$

式中, k 为常数, C_3 、 C_2 、 C_1 和 C_0 分别对应着 8 倍、4 倍、2 倍、单倍关系的开关。因此,由泰勒级数展开式可知,式(2)可以改写为

$$A_v = \alpha(1+x)/(1-x) \approx \alpha e^{2x} \quad (7)$$

式中, $\alpha = \sqrt{(W/L)_{\text{input}} I_{a0}} / \sqrt{(W/L)_{\text{load}} I_{b0}}$, $x = (m - 7.5)/(k + 7.5)$ 。

由式(7)可知,通过控制字 C_3 、 C_2 、 C_1 和 C_0 可以实现增益的 dB 线性变化。常数 k 表示有一路输入管和负载管处于常开状态, k 越大,增益步长误差越小,但总的增益范围也越小。改变 α 的值可以实现整个增益范围的平移。为了保证高线性度和大带宽,单倍的尾电流不能太小,但为了降低功耗需要减小电流,如果为了保证线性度和带宽则需要较小输入管尺寸,这又将会提高噪声系数,因此参数选择需要进行折中考虑。

同理,粗调可变增益级设计与细调可变增益级类似,只不过仅需要一个控制字进行两种状态的控制。由于噪声系数一般前级贡献比较大,因此粗调可变增益级采用大尺寸输入管和提供高增益来抑制给

下一级的噪声,但是这又会引起带宽和线性度问题,因此参数选择时同样需要进行折中考虑。

2.3 直流失调校准电路设计

直流失调是直接变频接收机面临的一个严重问题,它的来源主要是器件不匹配、本振泄露、电路非线性等。它会引起共模和差模电平的漂移,导致电路不能正常工作。直流失调校准电路(DCOC)采用负反馈原理,将正负输出节点的静态电平提取并进行比较,然后将比较的电流值反馈回电路前级电流源或直接反馈到相反极性的输出端。本设计的 DCOC 电路包括输出直流电平提取电路、比较电路以及反馈回路,其等效结构如图 3 所示^[5-6]。




图 3 直流失调校准电路结构

通过调节电阻 R 和电容 C 的值就可控制反馈回路的截止频率,具有隔直的作用,因此应采用较大的 R 和 C 。在实际实现时,电阻寄生较大,应采用较小的电阻、较大的电容。而电路中对电容值的大小要求并不精确,为了减小版图面积,版图设计时可以使用 MOS 电容和 MIM 电容叠加实现。

2.4 输出 buffer 电路设计

根据设计要求,PGA 的输出端需要驱动大的负载,所以在 PGA 输出端需要加入一个输出 buffer 提高驱动负载能力。NMOS 源随器存在较大的衬偏效应,会带来较大的增益衰减,设计时应考虑在前级进行增益补偿。相对于 NMOS 源随器,PMOS 源随器线性度要好得多,但是 PMOS 的载流子迁移率相比于 NMOS 要低,则需要用尺寸较大的管子,从而影响整体放大器的带宽。因此,折中考虑采用 NMOS 源随器。本设计中通过增加一个管子构成 super-source-follower 源随器结构^[7],以此来提升它的性能,如图 4 所示。

如果仅使用由 $M1$ (或 $M3$)构成的普通源随器,低阻负载会抽取电流,使 $M1$ (或 $M3$)流过的电流不再恒定,输出不再完美跟随输入。该 super-source-follower 源随器结构,输出电压的变化通过 $M1$ (或 $M3$)反馈到 $M2$ (或 $M4$)的栅极,再由 $M2$ (或 $M4$)放大到输出,从图 4 的小信号分析可知,其增益为 $A_v = g_{m1}r_{o1}g_{m2}r_{o2}/(1 + g_{m2}r_{o2} + g_{m1}r_{o1}g_{m2}r_{o2})$ (8) 其输出阻抗为




图 4 输出 buffer 电路结构

$$R_o = r_{o2}/[1 + g_{m2}r_{o2}(1 + g_{m1}r_{o1})] \approx 1/g_{m1}g_{m2}r_{o1} \quad (9)$$

由式(8)和式(9)可知,该 super-source-follower 源随器增益与普通源随器类似,但是输出阻抗相对于普通源随器的输出阻抗($1/g_{m1}$)减小了很多,这种并联反馈实际上将输出阻抗缩减,从而提升源随器性能。

3 测试结果

本文设计的可编程增益放大器采用 SMIC 180nm 混合信号 CMOS 工艺制造,芯片部分照片如图 5 所示,其中白色方框内部分即为本文设计的 PGA。该 PGA 有效面积为 $518 \mu\text{m} \times 406 \mu\text{m}$,供电电源电压为 1.8 V,PGA 增益调谐电路部分消耗的电流小于 9 mA,驱动 50Ω 电阻负载的输出 buffer 电路部分消耗的电流小于 8 mA。




图 5 可编程增益放大器芯片照片

该可编程增益放大器的测试在 27°C 的室温下进行,其测试 PCB 电路板如图 6 所示,它主要包括单端和差分间转换电路、SPI 控制电路以及供电电源电路等。测试时首先使用信号源仪器确定一输入功率值,在 $0 \sim 200 \text{ MHz}$ 频率范围内进行扫频。然后通过 SPI 分别输入不同的控制字 $C_5 \sim C_0$,使用频谱分析仪测试出信号经过 PGA 后的输出功率大小。该 PGA 的频率响应及带宽特性测试结果如图 7 所示。




图6 PGA芯片测试电路板照片




图7 可编程增益放大器的AC响应

由图7可以看出,该PGA在带内具有较好的平坦度.测试结果表明,通过改变控制字 $C_5 \sim C_0$ 可以得到大于50 dB增益范围的调节,最大增益步长误差小于0.2 dB,1 dB带宽大于75 MHz,3 dB带宽大于110 MHz.

4 结束语

本文完成了一种高精度宽带全差分可编程增益放大器的设计.该PGA引入了直流失调校准电路和驱动50 Ω 电阻负载的超级源随器电路,提升了整个电路的性能.其核心可变增益级电路采用负载可变结构实现PGA的增益变化各项要求.测试结果表明,该PGA工作正常,各项性能总体良好,可满足

足射频前端芯片中对PGA的指标要求.

参考文献:

- [1] 刘畅,郭桂良,杜占坤,等.带直流漂移校正的低功耗可编程增益放大器[J].微电子学,2011,41(1):23-26.
- [2] Ye Xiangyang, Wang Yunfeng, Zhang haiying, et al. A binary-weighted 64dB programmable gain amplifier with a DCOC and AB—class buffer[J]. Journal of Semiconductors, 2012, 33(2);3-25.
- [3] Huy-Hieu Nguyen, Hoai-Nam Nguyen, Jeong-Seon Lee, et al. A binary-weighted switching and reconfiguration-based programmable gain amplifier[J]. IEEE Transactions on circuits and systems-II, 2009,56(9):699-703.
- [4] Quoc-Hoang Duong, Quan Le, Chang-Wan Kim, et al. A 95-dB linear low-power variable gain amplifier [J]. IEEE Transactions on circuits and systems-I, 2006,53(8):1648-1657.
- [5] Lei Qianqian, Lin Min, Chen Zhiming, et al. A programmable gain amplifier with a DC offset calibration loop for a direct conversion WLAN transceiver[J]. Journal of Semiconductors,2011,32(4):6-45.
- [6] 陈曦,王自强,张春,等.带有DCOC结构的中频可编程增益放大器[J].半导体技术,2008,34(10):1041-1045.
- [7] Paul R Gray, Paul J Hurst, Stephen H Lewis, et al. Analysis and Design of Analog Integrated Circuits [M]. New York:John Wiley & Sons, 2009.

作者简介:

谢祎 男,(1987—),硕士研究生.研究方向为模数混合集成电路设计.

张海英 女,(1964—),研究员,博士生导师.研究方向为射频集成电路设计.

(上接第109页)

作者简介:

许川佩 女,(1968—),博士,教授,硕士生导师.研究方向为自动测试总线与系统、集成电路测试理论与技术.



陶意 男,(1987—),硕士研究生.研究方向为精密测量与智能控制.

吴玉龙 男,(1985—),硕士研究生.研究方向为自动测试与控制系统.